한·미·대만 불붙은 '반도체 전쟁'...초미세 칩 승자는?

반도체는 나노(nm) 단위인 회로 선폭(線幅)이 좁을수록 저전력·고효율 칩을 만들 수 있다. 단위면적당 반도체 구동에 필요한 트랜지스터(전기 흐름을 조절하는 반도체 소자)를 더 많이 넣을 수 있다.

현재 글로벌 IT 산업 규모는 연간 10조 달러 이상 가치를 생산한다. 글로벌 반도체 칩 부족과 가격 상승 추세에 따라 주요 칩 회사들은 하드 코어 경쟁을 시작했다. 삼성은 3nm, IBM은 2nm, TSMC는 1nm에 도전하고 있으며 인텔은 아직 10nm로 상대적으로 뒤처져 있다.


지난 3월 삼성은 집적도를 높이려고 소형화된 트랜지스터의 제작을 위해 개발된 채널의 네 면이 모두 게이트로 둘러 쌓여있는 GAAFET 트랜지스터 기술을 적용한 256GB 용량에 56제곱 밀리미터에 불과한 3nm SRAM 칩을 세계 최초로 출시했다.

삼성의 3nm 칩 출시 이후 시장에서는 삼성이 이번에는 기술에서 앞서가는 것처럼 보였기 때문에 TSMC보다 앞서 있을 수 있다고 진단하고 있다. TSMC는 이전에 3nm 칩을 FinFET(기존 평면 구조 한계를 극복하기 위해 도입된 3D 입체 구조의 공정 기술로, 구조가 물고기 지느러미(Fin)와 비슷해 핀펫(FinFET) 이라고 호칭) 트랜지스터를 사용한다고 밝힌 바 있다.


IBM이 최근 세계 최초로 2nm 초미세 공정을 적용한 반도체 칩을 공개했다. 현재 상용화된 미세 공정은 5nm인데, 이보다 진일보한 기술을 선보인 것이다. 지난 2015년 7nm, 2017년 5nm 설계 기술을 업계 최초로 개발한 바 있다.

2nm는 현재 보급된 7nm 제품보다 정보처리 성능이 45% 뛰어나고 전력 사용량도 75% 절약할 수 있다. 스마트폰에 적용할 경우 배터리 수명이 4배 증가할 수 있다.

삼성 3nm 칩과 마찬가지로 GAAFET 트랜지스터 기술을 사용한다.

IBM은 대규모 반도체 생산 설비가 없는 팹리스(반도체 설계 전문 업체)이기 때문에 삼성전자 파운드리 공장에서 IBM의 칩 설계 기술을 기반으로 제품을 대량생산하게 된다. 2nm 칩은 오는 2024년 말쯤 양산이 시작될 것이라고 한다.

IBM 칩의 트랜지스터 밀도는 3.33MTr/mm²로 평방 밀리미터 당 3억3000만이다. 이 밀도는 TSMC와 삼성이 발표한 3nm 기술보다 훨씬 더 발전한 것이다.

삼성전자는 4년 전 IBM과 손잡고 5nm 생산 공정 기술을 개발했고, 올 하반기부터 IBM의 7nm 기반 서버용 CPU ‘파워10’을 생산할 예정이다.

TSMC의 1nm 주요 혁신 : 2022년 양산 예정, 아직은 이론단계

TSMC는 최근 sub-1nm 공정에서 큰 돌파구를 만들었다고 주장하고 있다. TSMC는 대만국립대학과 매사추세스 공과대학과 협력하여 2차원 재료와 반금속의 조합이 양자 한계에 가까운 극히 낮은 저항을 달성할 수 있음을 발견했다.

이 기술을 사용하면 2차원 재료의 고저항 및 저전류 문제를 해결할 수 있기 때문에 1nm 미만의 반도체 공정 문제를 해결하는데 도움이 된다고 한다.

실질적 관점에서 보면 기본적으로 신뢰할 수 있는 삼성의 3nm 기술에 더해 IBM의 2nm와 TSMC의 '반금속' 기술도 2022년에 양산 될 수 있다. 하지만 아직 이론적인 단계에 머물러 있다.

인텔 10nm : 2021년 출시

인텔의 데스크톱 및 서버 CPU 프로세서는 더 발전된 제조 공정을 달성하지 못했다. 올해 신임 CEO 팻 갤싱어 주도로 마침내 10nm가 출시할 것으로 예상되며 얼마 뒤 7nm도 출시할 것으로 예상되고 있다.


공정 경쟁은 칩 설계와 파운드리 분야에서 가장 중요한 척도가 되고 있다. 삼성의 3nm는 현재 가장 빠른 양산 공정일 수 있으며 TSMC의 1nm 도전은 큰 돌파구이나 실제 양산시기는 다소 늦어질 수 있다.


박정한 글로벌이코노믹 기자 park@g-enews.com